أساسيات النظم الرقمية

أساسياتالنظم الرقمية 305 1- مقدمةIntroduction يقدم هذا الفصل شرحاً عن أهم تطبيقات الدوائر المنطقية التعاقبية، وهي العدّادات الرقمية، وتأتي أهميتها لتطبيقاتها واستخداماتها المهمة والمتنوعة، إذ تعد جزءاً من معظم الأنظمة الرقمية وغير الرقمية، بدءاً من عدّاد السيارة، إلى عدّاد السباق، إلى الساعة الرقمية، وغيرها كثير. العدّاد الرقمي عبارة عن مجموعة من القلابات الموصلة مع بعضها بطريقة معينة يمكن بها أن تعد النبضات الداخلة إليها، على حسب طريقة توصيل كل قلاب مع القلاب التالي له يتحدد نوع العدّاد كما سنرى فى هذا الفصل، إذ سنتعرف على أنواع العدّادات وطرق تصميمها وكيفية تحليل المخططات الزمنية لها مع التعرف على أهم شرائح الدوائر المتكاملة للعدّادات. 2- العدرادات Counters العدّادات الرقمية Digital Counters هي دوائر منطقية تعاقبيةSequential Logic Circuits ذات وظيفة محددة، ينتقل خرجها من قيمة إلى قيمة أخرى تالية عددياً عند حدوث تغير معلوم في الدخل، أي لها القدرة على العد ثنائياً بترتيب معين، وترتيب العد يكون ترتيباً تصاعدياً Up Counting، أو قد يكون ترتيباً تنازلياًDown Counting، أو قد يكون بترتيب آخر كل قيمة يصل إليها العدّاد أثناء عملية العد تسمى حالة State وينتقل العدّاد من حالة إلى أخرى من حالاته مع نبضات التزامن Clock وبترتيب معين. أي أن كل نبضة من نبضات التزامن تنقل العدّاد من الحالة التي هو فيها إلى الحالة التي تليها في ترتيب العد، ويمكن أن يبدأ العدّاد العد من أي حالة من حالاته، و يطلق على الحالة التي يبدأ العد منها تسمية الحالة الإبتدائية Initial State. العدّادات تشبه المسجلات من حيث أنها دوائر منطقية تعاقبية، ويتم بناؤها من القلابات، فالمسجل مصمم كي يخزن عدد من الخانات الثنائية، بينما في العدّاد الخانات الثنائية التي يتم تخزينها عن طريق العدّاد تمثل عدد نبضات التزامن التي دخلت من مدخل نبضات التزامن clock input،ونبضات التزامن المطبقة على العدّاد تعمل على تغيير حالة دوائر القلابات المصمم منها العدّاد، وبملاحظة خرج دوائر القلابات يمكننا تحدي د عدد نبضات التزامن التي تم تطبيقها على مدخل العدّاد. 2-1 أنواع العدرادات Counters Types هناك نوعان أساسيان من العدّادات والفرق الرئيس بين هذين النوعين من العدّادات هو طريقة توصيل نبضات التزامن بين القلابات التي يتكون منها العدّاد. العدرادات غير المتزامنة Asynchronous Counters هي عدّادات تنتقل من وضعٍ إلى وضعٍ تالٍ بحسب متغيرات الدخل، وأغلب القلابات التي يتكون منها لا توصل إلى نبضات التزامن الرئيسة.

أساسياتالنظم الرقمية 306 العدرادات المتزامنة Synchronous Counters هي عدّادات تنتقل من و ضعٍ إلى و ضعٍ تالٍ عند و رود نبضة التزامن )حيث توصل نبضة التزامن الرئيسة إلى جميع قلابات العدّاد). 2-1-1 العدرادات غير المتزامنة Asynchronous Counters يتألف العدّاد كما في المسجل من مجموعة قلابات وبوابات منطقية توصل فيما بينها بحيث تحقق العمل المطلوب منها. والمصطلح غير متزامن asynchronous يشير إلى أحداث لا تملك فيما بينها علاقات زمنية ثابتة do not have fixed time relationship، وبشكل عام لا تحدث عند نفس الزمن. العدراد غير المتزامن An asynchronous counter هوعدّاد يتألف من قلابات لا تغير حالاتها عند نفس الزمن لأنها لا تملك نبضات تزامن مشتركة. 2-1-1-1 العدراد الثنائي غير المتزامن بخانتين (التموجي) (Ripple Counter ) A 2-Bit Asynchronous Binary Counter فى هذا النوع من العدّادات يتم توصيل خرج كل قلاب كنبضات تزامن للقلاب التالي له، ونبضات الساعة للمرحلة الأولى تكون هى النبضات المراد عدها، الشكل (1-9) يظهرعدّاد بخانتين من أجل عملية غير متزامنة، لاحظ أن نبضات التزامن CLK تطبق على مدخل التزامن C فقط للقلاب الأول فقطFF0 الذي يعطي دائماً الخانة الأقل أهميةLSB،القلاب الثاني FF1 يقدح بواسطة الخرج 0Q للقلاب الأولFF0، القلاب الأولFF0 يغير حالته عند الحافة الموجبة لنبضة التزامن، بينما القلاب الثا FF1 يتغير فقط عندما يقدح بواسطة الانتقال الموجب للخرج 0Q للقلاب الأولFF0. بسبب التأخير الزمني المترافق مع القلاب، الانتقال لنبضة التزامن للساعة CLK والانتقال للخرج 0Q للقلاب الأول FF0،لا يمكن أن تحدث بنفس الوقت، لذلك القلابات لا يتم قدحهما بنفس الوقت أي بشكل متزامن، ومنه عمل العدّاد يكون غير متزامن. الشكل (1-9 )عدّاد ثنائي بخانتين مبني من قلابات دي D غير متزامن A 2-bit asynchronous binary counter

أساسياتالنظم الرقمية 307 يُعرف العدّاد الغير متزامن أيضاً باسم العدّاد التموجي Ripple Counter . يظهر الشكل2-9) المخطط الزم Timing Diagram لعملية التشغيل الأساسيةللعدّاد غير المتزامن في الشكل (1-9)، بواسطة تطبيق أربع4 نبضات تزامن على القلاب الأول FF0 ومراقبة الخرج كيو Q لكل قلاب، وسنفترضالحالة الابتدائية للقلابات هي حالة التصفير RESET أيالحالة المنخفضة LOW . من الشكل2-9) نلاحظ أن - الحافة الموجبة لنبضة التزامن الأولى CLK1 تجعل خرج القلاب الأول FF0 وهو0Q ينتقل إلى الحالة المرتفعةHIGH، أي أن 1 0Q وعند نفس الزمن الخرج المتمم 0Q ينتقل إلى الحالة المنخفضةLOW، أي0 0Q لكن بدون أي تأثير على القلاب الثاني FF1 لأن الانتقال الموجب يجب أن يحدث ليقدح القلاب بعد الحافة الهابطة لنبضة التزامن CLK1 ،1 0Q و0 1Q - الحافة الموجبة لنبضة التزامن الثانية CLK2 تؤدي إلى أن0 0Q و 1 0Q ويقدح القلاب الثاFF1 مؤدياً بالخرج1 1Q بعد الحافة الهابطة لنبضة التزامنCLK2 ،0 0Q و1 1Q - الحافة الموجبة لنبضة التزامن الثالثة CLK3 تؤدي إلى أن1 0Q و0 0Q وبدون أي تأثير على القلاب الثاني FF1 بعد الحافة الهابطة لنبضة التزامنCLK3 ،1 0Q و1 1Q - الحافة الموجبة لنبضة التزامن الرابعة CLK4 تؤدي إلى أن0 0Q و1 0Q ويقدح القلاب الثاFF1 مؤدياً بالخرج0 1Q بعد الحافة الهابطة لنبضة التزامنCLK4 ،0 0Q و0 1Q العدّاد الآن يعود إلى حالته الأصلية كلا العدّادين في حالة التصفير RESET . الشكل2-9) المخطط الزمللعدّاد غير المتزامن بخانتين نلاحظ من الشكل (2-9) أنالعدّاد بخانتين يظهر أربع حالات مختلفة، حيث لدينا قلابين والتالي عدد الحالات للخرج ( 422)، وإذا كان الخرج 0Q يمثل الخانة الأقل أهميةbit) significant(least LSB فإن1Q يمثل الخانة الأكثر أهمية

أساسياتالنظم الرقمية 308 (Most Inefficient Bit) MSB، تسلسل الحالات للعدّاد يمثل تسلسل من الخانات الثنائية binary sequence كما هو موضح في الجدول (1-9): الجدول1-9) بما أنه حصلنا على تسلسل من الخانات الثنائية كل منها يمثل عدد ثنائي، فإن العدّاد السابق هو عدّاد ثنائي binary counter، وهو يعد عدد نبضات التزامن تصاعدياً حتى الثلاثة3، وعند النبضة الرابعة 4 يقومالعدّاد بتصفير نفسه ويبدأ العد من جديد. تحدد دورة العد وهي أقصى عد للعدراد، Maximum Count of a Counter N أي أقصى عدد يصل إليهالعدّاد قبل تكرار الدورة كما يلي: 1 – nN= 2 مقياسالعدراد وهو عدد حالات الخرج (التشكيلات المختلفة للخرج) Modulus of Counter MOD لأيعدراد يحسب من العلاقة n2= MOD حيثn عددعدد مراحل العدراد أو عدد القلابات التى يتكون منها. من عيوب العدّادات غير المتزامنة أن أزمنة تأخير الانتشار Propagation delays تتراكم من مرحلة لأخرى، لذلك أطلق عليها اسم العدرادت التموجية ripple counters أي زمن التأخير يتموج أو يتراكم من مرحلة للثانية حتى يصل لآخر مرحلة. لشرح التأخير الزمني الشكل ( 3-9) يظهرالعدّاد الثنائي لثلاث خانات 3-bit asynchronous binary counter، والشكل (4-9) يظهر المخطط الزمني له، والشكل5-9) يشرح زمن التأخ العدّاد الثنائي بثلاث خانات (832)، له ثمان حالات لأنه مؤلف من ثلاث قلابات، حيث نجد أنه من أجل ثمان نبضات تزامن، العدّاد يتقدم بعدّ ات ثنائية من الصفر 0 إلى السبعة7 ومن ثم يعود من جديد إلى الصفر0. الجدول(2-9) يوضح هذه الحالات

أساسياتالنظم الرقمية 309 الجدول2-9) الشكل3-9 )عدّاد ثنائي بثلاث خانات غير متزامن A 3-bit asynchronous binary counter العدّاد يصفر ويعود من جديد الشكل (4-9 )المخطط الزمني لعدّاد غير ثنائي متزامن بثلاث خانات 3-bit asynchronous binary counter

أساسياتالنظم الرقمية 310 الشكل5-9 )أزمنة تأخير الانتشار لعدّاد ثنائي غير متزامن بثلاث خانات 3-bit asynchronous binary counter من الشكل5-9) نلاحظ أن القلابات الثلاثة تتغير حالتها على الحافة الهابطة لنبضة التزامن الرابعة CLK4، يظهر الشكل تأثير التموج في القدح، مع ما يشير إلى أزمنة تأخير الانتشار حيث: الانتقال من الحالة المنخفضة إلى الحالة المرتفعة onHIGH transiti-to-LOW للخرج الأول 0Q يؤدي إلى أول زمن تأخير PLHt بعد نبضة التزامن الموجبة الانتقال من الحالة المنخفضة إلى الحالة المرتفعة HIGH transition-to-LOW للخرج الثا 1Q يؤدي إلى زمن تأخ PLHt بعد نبضة التزامن الموجبة لخرج للقلاب الأول 0Q . الانتقال من الحالةالمنخفضة إلى الحالة المرتفعة HIGH transition-to-LOW للخرج الثالث 2Q يؤدي إلى زمن تأخ PLHt بعد نبضة التزامن الموجبة لخرج للقلاب الثا 1Q. كما تلاحظ أن القلاب الثالثFF2 لا يقدح إلا بعد زمنين تأخير، ولكي يتأثر بالحافة الموجبة لنبضة التزامن الرابعة CLK4،خذ ثلاث أزمنة تأخير انتشار، أي أن CLK4 تتموج ع العدّاد وتغير حالة الخرج 2Q من الحالة المنخضة إلى الحالة المرتفعة LOW to HIG بعد ثلاث أزمنة تأخير انتشار الشكل (6-9) يظهرعدّاد غير متزامن بأربع خانات 4-bit asynchronous binary counter، والشكل7-9 ) يظهر المخطط الزمني مع زمن التأخPropagation delays، ونلاحظ أن زمن التأخير للمرحلة الأخيرة سيساوي إ p(tot)4t حيثp t هو زمن تأخير المرحلة الواحدة و 4 هو عدد المراحل بالطبع زمن التأخير هذا كما نرى سيضع حداً لأكبر تردد يمكن أن يعمل عنده مثل هذا العدّاد، أو بمعنى آخر أكبر تردد لنبضات التزامن التى يعدها هذا العدّاد .تخيل مثلا أن زمن التأخير للمرحلة الواحدة هو 10 نانوثانية، وأن لدينا عدّادا من أربع 4 مراحل .فى هذه الحالة سيكون مقدار التأخير لكل المراحل هو

أساسياتالنظم الرقمية 311 مع ذلك أن أكبر تردد لنبضات الساعة )وبالتالي سرعة العدّاد (يجب ألا تتعدّ ى: تردّ د الساعة الأعظمي The maximum clock frequency الشكل6-9 )عدّاد ثنائي غير متزامن بأربع خانات 4-bit asynchronous binary counter الشكل7-9) المخطط الزمني لعدّاد ثنائي غير متزامن بأربع خانات 4-bit asynchronous binary counter

أساسياتالنظم الرقمية 312 2-1-1-2 العدرادات غير المتزامنة لأي قاعدة An Asynchronous Binary Counter for Any Base لقد رأينا أن العدّاد السابق لابد أن يمر بكل الحالات الممكنة للخرج، لذلك فإن عدد حالاته أو نظام عده هو n 2 حيث n هي عدد مراحل العدّاد، .يمكن تصميم العدّاد ليعد لأي عدد من الحالات، مثل عدّاد يعد من صفر إلى ثمان عشر (0~18)، أو من صفر إلى مئة (0~100)، أو إلى أي رقم ليس من قوى الرقم 2 . أشهر هذه العدّادات هو العدراد العشري Decade Counters ويسمى أيضاًMOD 10 الذي يعد من صفر 0 إ 9، أي أنه له 10 حالات خرج ، أو طول دورته 10، سنرى فى هذا الجزء كيفية تصميم العدّاد العشري. النظرية هنا هي أننا نستخدم عدد من المراحل يعطي هذا العدد من الحالات المطلوبة أو أكثر، ثم بعد ذلك نستخدم محلل شفرة ينشط عند الحالة عشرة 2(1010) فيعطي إشارة تصفر جميع مراحل العدّاد وتجعله يبدأ العد من الصفر 0 مرة أخرى . الشكل (9-8) يبين هذاالعدّاد، نلاحظ من هذا الشكل أن العدّاد مكون من 4 مراحل لأن 3 مراحل تعطي 8 حالات فقط، لذلك لابد من استخدام 4 مراحل، بعد ذلك استخدمنا بوابة ناند NAND ) محلل شفرة) دخليها هما1 Q و 3Q حيث كل منهما يكون في الحالة المرتفعة HIGH أي واحد1 عند العدة العاشرة 2(1010) فقط خرج بوابة ناند NAND يذهب ليصفر جميع القلابات من طرف التصفير CLR الخاص بكل منها، حيث عندها يبدأ العدّاد من الصفر مرة أخرى . الشكل (9-9) يب المخطط التزامنى لخرج جميع مراحل العدّاد، لاحظ وجود النتوء أو النبضة القصيرة جداً glitch ال ظهرت على الخرج 1Q عند العدة العاشرة، هذا النتوء يظهر لأن الخرج 1Q عند هذه اللحظة يصعد للواحد 1 أولاً، وبعد مرور زمن قصير جداً يعود للصفر 0 مرة ثانية، هذا الزمن هو زمن الانتشار خلال بوابة ناند NAND، ثم زمن الانتشار في القلاب خلال الطرف CLR، كل ذلك يقدر بعدد صغير من النانوثانية. لذلك فإن عرض هذا النتوء يكون صغيرا جداً ومن الصعب رؤيته إلا باستخدام راسم اشارة oscilloscope عا التردد، أو محلل منقطي Logic analyzer بالطبع فإن هذا النتوء يعتبر عيباً لأنه قد يسبب بعض المشاكل في الكثير من الدوائر الرقمية. بنفس الطريقة يمكن تصميم أي عدّاد لأي قاعدة. الشكل (8-9 )عدّاد عشري غير متزامن يعود إلى الصفر بطريقة غير متزامنة An asynchronously clocked decade counter with asynchronous recycling

أساسياتالنظم الرقمية 313 الشكل9-9 )المخطط الزمني لعدّاد عشري غير متزامن يعود إلى الصفر بطريقة غير متزامنة ويكرر نفسه An asynchronously clocked decade counter with asynchronous recycling تتوفر العدّادات غير المتزامنة على شكل دوائر متكاملة متعددة الأنواع، الشكل (10-9()a) يظهر الرمزالمنطقي للشريحة المتكاملة (Integrated Circuit )IC لعدّاد غير متزامن تحمل الرقم 74HC93 تتكون هذه الشريحة من 4 قلابات من النوع دي D، في الواقع يمكن تقسيمها إلى قلاب واحد دخلهCLK A، وعدّاد بثلاث خانات غير متزامن 3-bit asynchronous binary counter يكون دخلهCLK B، وهذا التصميم من أجل المرونة، يمكن أن تستخدم كمقسم على 2 إذا استخدم فقط القلاب، ويمكن أن تستخدم ك عدّاد بمقياس عد ثمانية modulus-8 counter إذا استخدم جزءالعدّاد. تحتوي الشريحة على مدخلين للتصفير RO1 وRO2 عندما يكون كلاهما في حالة مرتفعة HIGH فإنالعدّ اد يتم تصفيره reset ويعود للحالة0000. يمكن أيضاً استخدام الشريحة74HC93 كعدّاد بست عشرة 16 عدة0 ~15 )a 4-bit modulus-16 counter، ويتم ذلك بوصل الخرج 0Q إ الدخل CLK B كما هو موضحالشكل (9-10()a)، يعتبر العدّاد في الشريحة 74193 من أكثر العدّادات استخدامًا لما تتميز به من مداخل تحكم تسمح للمصمم بحرية الاستخدام والتحكم، إذ يمكن أيضاً أن تعمل كعدّاد عشري (0 ~9) a decade counter بوصلها كما هو موضح لشكل (10-9()b). نبضة قصيرة جداً

أساسياتالنظم الرقمية 314 (b) (a) الشكل10-9) الرمز المنطقي للشريحة المتكاملة IC لعدّاد غير متزامن تحمل الرقم 74HC93، موصلة ك عدّاد ست عشرة عدة في ( a )a 4-bit modulus-16 counter، وك عدّاد عشري a decade counter ( فيb) 2-1-2 العدرادات المتزامنة Synchronous Counters المشكلة التي تظهر في العدّادات غير المتزامنة، وخصوصًا عند ربط مجموعة كبيرة من العدّادات بشكل تسلسلي لتحقيق عدد خانات كبير، تكمن في زمن تأخير القلاب أو زمن الانتشار ، حيث تغير القلابات من حالاتها بشكل تسلسلي، يمكن التخلص من هذه السيئة بقدح القلابات بنبضة تزامن مشتركة بحيث تغيير القلابات حالتها في وقت واحد. وللتحكم بخرج القلاب ليتمكن من قلب حالته، تُ ستخدم بوابات منطقية ضمن تشكيلة خاصة تحقق عمل القلاب بشكل صحيح. المصطلح متزامن synchronous يشير إلى مجموعة أحداث تملك علاقات زمنية ثابتة have fixed time relationship مع بعضها البعض. العدراد المتزامن An synchronous counter هوعدّاد كل القلابات فيه تقدح بنفس الزمن بواسطة نبضة تزامن مشتركة، أي تغير حالتها بالتوافق مع نفس نبضات التزامن، لذلك فإن طرف التزامن لكل القلابات يكون موصلاً على نفس المصدر، وبالتالي فإننا سنرى أن هذا النوع من العدّادات يكون أسرع من العدّادات غير المتزامنة التموجية التي درسناها فى الجزء السابق. تستخدم في بناء العدّادات المتزامنة قلابات من نوع جي كا J-K flip-flops،ويكن استخدام قلابات من نوع دي D لكنها تتطلب عدد أكبر من البوبات المنطقية 2-1-2-1 العدراد الثنائي المتزامن بخانتين A 2-Bit Synchronous Binary Counter يعرض الشكل 11-9 )عدّاد ثنائي متزامن بخانتين a 2 -bit synchronous binary counter، الأول مبني من القلاب جي كا J-K والثاني من القلاب ديD . لشرح آلية العمل سنشرح العدّاد المبني القلاب جي كا J-K،نفرض أن كلا القلابين في حالة تصفير Reset، نجد أن القلاب الأول يجب أن يغير حالته عند ورود كل نبضة من نبضات الساعة، إذًا يتم وصل مدخليه على الحالة المرتفعة "1" بينما يتم

أساسياتالنظم الرقمية 315 وصل إشارة نبضة التزامن CLK مباشرًة على مدخل نبضات التزامن للقلاب C. ونلاحظ أيضًا أن القلاب الثاني يجب أن يغير حالته كل نبضتين متتاليتين من نبضات الساعة، وبالتالي لا تصلح الطريقة المستخدمة في القلاب الأول كون القلاب الثاني مشترك مع القلاب الأول بإشارة نبضات الساعة. للتخلص من هذه المشكلة وبملاحظة أن القلاب جي كا J-k لا يقلب حالته toggle إ إذا كان مدخليه موصولين على الحالة المرتفعة "1 " ،يتم وصل مداخل القلاب الثاني جي كا J-k مع مخرج القلاب الأول، عندها يغير القلاب الثاني حالة خرجه كل نبضتين متتاليتين. الشكل (11-9 )عدّاد ثنائي متزامن بخانتين a 2-bit synchronous binary counter، مبني من القلاب جي كا J-k على اليمين، ومن القلاب دي D على اليسار الشكل (12-9 )يظهر المخطط الزمللعدّاد مع أزمنة التأخير للقلابات Propagation delay، مع افتراض أنها متساوية، والشكل (13-9) يظهر المخطط الزمني مع اهمال أزمنة التأخير للتبسيط، مع أنها عامل مهمالعدّادات المتزامنة. عند تطبيق الحافة الموجبة لنبضة التزامن ا لأولى CLK1 القلاب الأولFF0 سوف يتبدل خرجه وسوف يصبح الخرج 1 0Q، والقلاب الثا1FF يبقى على حالته بدون تغي بعد نبضة التزامن الأولى CLK1 فإنQ0 = 1 و Q1 = 0 عند حدوث الحافة الصاعدة لنبضة التزامن الثانية CLK2، القلاب الأولFF0 سوف يتبدل خرجه وسوف يصبح الخرج 0 0Q، وبما أن مداخل القلاب الثا1FF موصولة مع خرج القلاب الأول و Q0 = 1 فعند حافة القدح لنبضة التزامن، خرج القلاب يتبدل ويصبح Q1 = 1. بعد نبضة التزامن الثانية CLK2 فإنQ0 = 0 و Q1 = 1 عند حدوث الحافة الصاعدة لنبضة التزامن الثالثة CLK3، القلاب الأولFF0 سوف يتبدل خرجه وسوف يصبح الخرج 1 0Q، القلاب الثا1FF سوف يبقى واحدQ1 = 1 لأن كلا مداخله هي صفر Q0 = 0 ) (، بعد حافة القدح هذه، Q0 = 1 و Q1 = 1

أساسياتالنظم الرقمية 316 أخيراً عند حدوث الحافة الصاعدة لنبضة التزامن الرابعة CLK4، سوف يصبح الخرج 0 0Q وQ1 = 0 لأن ك القلابين في نمط التبديل toggle. الشكل12-9) تفاصيل المخطط الزمللعدّاد المتزامن بخانتين الذي يظهر أزمنة التأخير للقلابات Propagation delay، بافتراض أنها متساوية الشكل (13-9) المخطط الزمني لعدّاد ثنائي متزامن بخانتين a 2-bit synchronous binary counter 2-1-3 العدرادات المتزامنة من نوع التصاعدي/التنازلي Up/Down Synchronous Counters العدّاد التصاعدي/التنازلي Up/Down Counter هوعدّاد له القدرة على العد في كلا الاتجاهين، ويسمى أحياناً ثنائي الاتجاه bidirectional counter، فالعدّاد الثنائي بثلاث خانات يعد تصاعدياً بالتسلسل (0،1،2،3،4،5،6،7)، ويمكن أن يعكس العد بأن يعد بالاتجاه المعاكس تنازلياً (7،6،5،4،3،2،1،0 .) بشكل عام معظمالعدّادات التصاعدية التنازلية يمكن أن تعكس حالتها عند أي نقطة وليس بالضرورة حتى انتهاء حالات العد كما هو مبين:

أساسياتالنظم الرقمية 317 الجدول(3-9) يظهر تسلسل الحالات من اجلعدّاد ثنائي تصاعدي/تنازلي Up/Down sequence for a 3 -bit binary counter. الجدول3-9) منالجدول (3-9) يمكن أن نلاحظ القلاب الأول F0F يغير حالته 0Q عند و رود كل نبضة من نبضات الساعة سواء للنمط التصاعدي أو التنازلي كما يشير السهم، إذًا يتم وصل مدخليه على الحالة المرتفعة1" أي1 0= K 0J .بينما يتم وصل إشارة نبضة التزامن مباشرًة على مدخل نبضات التزامن للقلابات. القلاب الثاني FF1 معنبضة التزامن التالية يغير حالته عندما: من أجل النمط التصاعدي up sequence عندما1 0Q من أجل النمط التنازdown sequence عندما0 0Q لذلك المداخل يجب أن تساويالحالة المرتفعة 1" تحت الشروط المعبر عنها كالتا DOWN). 0(Q+ UP) . 0= (Q 1= K 1J القلاب الثالث FF2 معنبضة التزامن التالية يغير حالته عندما: من أجل النمط التصاعدي up sequence عندما1 0= Q 1Q من أجل النمط التنازdown sequence عندما0 0= Q 1Q

أساسياتالنظم الرقمية 318 لذلك المداخل يجب أن تساويالحالة المرتفعة 1" تحت الشروط المعبر عنها كالتا DOWN). 1 Q . 0(Q+ . UP) 1 Q. 0= (Q 2= K 2J كل الشروط من أجل المداخلJ وK، لكل القلابات تنتج حالة التبديلtoggle عند نقطة محددة من سلسلة العد للعدّاد. الشكل (14-9) يظهرعدّاد ثنائي تصاعدي/تنازلي من ثلاث خانات a 3-bit up/down binary counter مصمم باستخدام المعادلات السابقة المستنتجة من أجل المداخل لكل قلاب. مع ملاحظة أن مدخل التحكم UP/DOWN يكون الحالة المرتفعة HIGH من أجل النمط التصاعديUP وفي الحالة المنخفضةLOW من أجل النمط التنازDOWN. الشكل15-9) يظهر الرمز المنطقي للشريحة المتكاملة IC لعدّاد عشري تصاعدي/تنازلي من أربع خانات مؤلف من أربع قلابات up/down synchronous decade counter تحمل الرقم74HC190، اتجاه العد يحدد بالمستوى المنطقي لخط التحكمD / U . وهي يعد ح9 فقط من0 ح9 (والاسمCTR DIV 10 اي بعشر حالات أو قاسم على10.) فعندما يكون يساويالحالة المرتفعة D / U= 1 العدّاد يعد تنازلياً وعندما يكون يساوي الحالة المنخفضة D / U= 0 فإنالعدّاد يعد تصاعدياً. ويمكن بدء العد بأي قيمة وذلك بوضعها على المداخل المتوازية 0D ح3D وبمجرد وضع الخطLOAD يبدأ العد من هذه القيمة. طرف الخرج القيمة الصغرى/القيمة العظمى MAX/MIN ينتجالحالة المرتفعة 1"عندما يصل العد إلى القيمة تسعة 9 2(1001) في العد التصاعدي، والقيمة صفر0 2(0000) في العد التناز طرف خرج التزامن التموجي the ripple cl ock output (RCO)، يمكن استخدامه كنبضة تزامن لمراحل تالية ومن اجل الوصل مع دوائر أخرى. مدخل تمكين العد the count enable input CTEN)) يكون يساوي الصفر0 لكي تعمل الشريحة في حالة العد الطبيعي، وإذا كان واحد 1 فإنالعدّاد يتجمد عند آخر وضع وصل إليه ولا يعمل. أطراف التحكم التالية: القيمة الصغرى/ القيمة العظمى MAX/MIN – خرج التزامن التموجي RCO)، تستخدم عند وصلالعدّادات. الشكل (16-9) يظهر الرمز المنطقي للشريحة المتكاملة IC لعدّاد عشري تصاعدي/تنازلي من أربع خانات up/down synchronous decade counter تحمل الرقم74HC163، وهي مؤلفة من أربع قلابات، وتشابه في عملها الشريحة السابقة، إ أن القلابات موصلة داخلياً لتعد حتى 15 وليس ح9 (والاسمCTR DIV 16 أي بست عشرة حالة أو قاسم على 16 .) الطرفTC) terminal count يصبح واحد 1 لمدة نبضة تزامن واحدة قبل آخر حالة للعدّاد، و يستخدم هذ الطرف للوصل مع عدّادات أخرى، والمداخل ENP - ENT هي مداخل لتمكين الشريحة

أساسياتالنظم الرقمية 319 الشكل14-9 )عدّاد ثنائي تصاعدي/تنازلي من ثلاث خانات a 3-bit up/down binary counter الشكل15-9) الرمز المنطقي للشريحة المتكاملة ل عدّاد عشري تصاعدي/تنازلي من أربع خانات تحمل الرقم 74HC190 يعد لـ 9 up/down synchronous decade counter الشكل16-9) الرمز المنطقي للشريحة المتكاملة ل عدّاد عشري تصاعدي/تنازلي من أربع خانات تحمل الرقم 74HC163 يعد لـ16 up/down synchronous decade counter

أساسياتالنظم الرقمية 320 2-1-4 تصميم العدرادات المتزامنة Design of Synchronous Counters تم ح الآن استعراض مجموعة من العدّادات غير المتزامنة والمتزامنة، مع بيان التركيب الداخلي، ومبدأ عمل كل عدّاد، حيث نلاحظ أن معظم هذه العدّادات استخدمت نوع واحد من القلابات وهو القلاب جي كا J-K لما يتميز به هذا القلاب من خاصية قلب حالة الخرج Toggle عندما يكون مدخليه موصولان إلى الحالة المرتفعة 1" وذلك عند وورد نبضة الساعة. سنرى فيما يلي طريقة منهجية في تصميم العدّادات المتزامنة تمكّ ن المصمم من تصميم أي عدّاد باستخدام أي نوع من أنواع القلابات وفق أي شروط، وأية طريقة مرغوبة في العد، وتعطي مرونة في التصميم وذلك لسهولة استخدامها وعموميتها. تتبع طريقة تصميم العدّادات المتزامنة الخطوات التالية: 1- تحديد مخطط الحالةState Diagram نحدد نوع القلابات التي سنستخدمها ونكتب مخطط الحالة State Diagram للعدّاد، حيث يظهر مخطط الحالة التقدم في حالات العدّاد عندما تطبيق نبضات التزامن، ويعتبر أهم مميزات تصميم الدوائر المنطقية التعاقبية، إذ تعرّف الدائرة التعاقبية بمخطط الحالة. يظهر الشكل (17-9) مخطط الحالةState Diagram من أجلعدّاد يعد بالشفرة الرمادية " غراي " بثلاث خانات a basic 3 -bit Gray code counter، هذه الدائرة ليس لديها مداخل سوى نبضات التزامن، وليس لها خرج سوى مخارج القلابات في العدّاد. الشكل (17-9) مخطط الحالةState Diagram من أجلعدّاد بالشفرة الرمادية " غراي " بثلاث خانات a basic 3-bit Gray code counter