أساسيات النظم الرقمية

أساسياتالنظم الرقمية 289 2-4 مسجلات الازاحة ثنائية الاتجاه Bidirectional Shift Registers مسجل الازاحة ثنائي الاتجاه Bidirectional Shift Register هو المسجل الذي فيه يمكن للبيانات أن تزاح يميناً ويساراً، ويمكن أن يصمم باستخدام منطق متزامن يساعد نقل البيانات من مرحلة إلى أخرى إلى اليمين أو اليسار بالاعتماد على قيمة خط ا لتحكم. الشكل (16-8) يوضح مسجل ازاحة ثنائي الاتجاه بأربع خانات A 4-bit bidirectional shift register، الحالة المرتفعة HIGH على خط التحكمRIGHT/LEFT تسمح للبيانات الثنائية داخل المسجل أن تزاح إلى اليمين، وعندم يكون الحالة المنخفضة LOW تمكن البيانات الثنائية داخل المسجل أن تزاح إلى اليسار البوابات آند AND منG1 حG4 تكون في حالة عدم التمكين، والبوابات آند AND منG5 حG7 تكون حالة التمكين تسمح للخانات الثنائية بالازاحة نحو اليمين تتابعياً من المرحلة الأولى إلى المرحلة التالية حتى المرحلة الأخيرة، البوابات آند AND تسمح إما بعملية ازاحة عادية أو عملية ادخال عندما خط التحكم RIGHT/LEFT يكون في الحالة المرتفعةHIGH أيRIGHT/LEFT = 1 البوابات آندAND منG1 حG4 تكون في حالة التمك، وحالة الخرج كيو Q لكل قلاب تمرر من خلال الدخل دي D إلى القلاب التالي، عند حدوث نبضة الساعة، خانات البيانات تزاح مكان واحد نحو اليم عندما خط التحكم RIGHT/LEFT يكون في الحالة المخفضة LOW أيRIGHT/LEFT = 0 البوابات آندAND منG5 حG8 تكون في حالة التمك، وحالة الخرج كيو Q لكل قلاب تمرر من خلال الدخل دي D إلى القلاب السابق، عند حدوث نبضة الساعة، خانات البيانات تزاح مكان واحد نحو ال يسار. الشكل (16-8) مسجل ازاحة ثنائي الاتجاه بأربع خانات A 4-bit bidirectional shift register

أساسياتالنظم الرقمية 290 الشكل17-8) يظهر أشكال الموجة للتزامن و للخرج لمسجل ازاحة ثنائي الاتجاه بأربع خانات ، مع أشكال الموجة لخطوط التحكم RIGHT/LEFT، مع الفرض أنQ0 = 1 Q1 = 1, Q2 = 0, Q3 = 1 والخط التسلسلي لبيانات الدخلserial data-input line في الحالة المنخفضةLOW، حيث يتم عرض شكل موجة التزامن a) وشكل موجة الخرج b.) الشكل17-8) يظهر أشكال الموجة للتزامن و للخرج لمسجل ازاحة ثنائي الاتجاه بأربع خانات A 4-bit bidirectional shift register يظهر في الشكل18-8)، الرمز المنطقي لشريحة الدائرة الم تكاملة لمسجل الازاحة العام من نوع ثنائي الاتجاه، التي تحمل الرقم 74HC194 وهو بأربع خانات4-bit bidirectional universal shift register، مسجل الازاحة العام (متعدد الأغراض A universal shift register له امكانيات العمل بالشكلين على التوازي وعلى التفرع لكل من الادخال والاخراج، أي يقبل دخلاً على التوازي وعلى التسلسل، و يقوم بالإزاحة يميناً أو يساراً . وتحتوي على طرف من أجل التصفير CLR يكون فعال عند الحالة المنخفضة. هذا و يمكن استخدام مسجل الإزاحة العام في تحويل البيانات من الشكل على التوازي إلى الشكل التسلسلي Parallel to Serial أو من تسلسلي إلى توازي Serial to Parallel. تحتوى هذه الشريحة على 4 مراحل يمكن من خلالهم إجراء كل العمليات التى يمكن طلبها من أي مسجل إزاحة، الشريحة لها خطى تحكم 1, S0S يمكن بهما التحكم فى طريقة تشغيل الشريحة على الشكل التالي: التحميل على التوازي Parallel loading ينجز عندما

أساسياتالنظم الرقمية 291 1 = 1S 1 = 0S ومع نبضة التزامن الموجبة على المدخل CLK فإن بيانات الدخل على المداخل على التوازي 0D ح 3D تنتقل إلى المخارج من 0Q إ3Q. الازاحة نحو اليم Shift right مع الادخال على التسلسل تنجز عندما 0 = 1S 1 = 0S ومع نبضة التزامن الموجبة على المدخل CLK فإن البيانات تزاح تتابعياً نحو اليمين أي من 0Q باتجاه 3Q . ادخال البيانات على التسلسل Serial data يتم عالمدخل على التسلسل مع ازاح ة نحو اليمين Shift-right serial )SR SERinput ( وبيانات هذا الدخل تذهب إلى المرحلة 0Q. الازاحة نحو الي سار Shift left تنجز عندما 1 =1 S 0 =0 S ومع نبضة التزامن الموجبة على المدخل CLK وبيانات جديدة تدخل عبر المدخل على التسلسل مع ازاحة نحو اليسار )SL SERleft serial input (-shift، وبيانات هذا الدخل تذهب إلى المرحلة 3Q. الشكل18-8) الرمز المنطقي النموذجي لشريحة الدائرة المتكاملة لمسجل الازاحة العام من نوع ثنائي الاتجاه، التي تحمل الرقم 74HC194 وهو بأربع خانات4-bit bidirectional universal shift register

أساسياتالنظم الرقمية 292 2-5 تطبيقات مسجلات الإزاحة Shift Register Applications يوجد عدة تطبيقات لمسجل الازاحة، سنقدم بعضها في هذا الفصل 2-5-1 التأخير الزمTime Delay يمكن استخدام مسجل ازاحة من نوع ادخال على التسلسل/ اخراج على التسلسل A serial in/serial out shift register للحصول على تأخير زم يمكّ ن إدخال البيانات المتتالية على دخله ثم استقبال هذه البيانات على خرجه في آخر مرحلة بعد زمن تأخير مقداره عدد مراحل هذا المسجل مضروباً فى زمن كل نبضة من نبضات التزامن . أي زمن التأخير تابع لكل من: - عدد المراحل ( n ) - تردد نبضات الساعةclock frequency التزامن الشكل (19-8 )يب رسماً توضيحياً للرمز المنطقي لمسجل الازاحة كجهاز تأخير زمني مع المخطط الزمني، حيث نلاحظ من هذا الشكل أن البيانات التسلسلية تطبق على دخل مسجل ازاحة على ادخال التسلسل/ اخراج على التسلسل بثم ان خانات register bit serial in/serial out shift-8، يستخدم من تردد نبضات ساعة1 MHz لنصل لزمن تأخdt) مقداره µs 8، من مرتبة مكرو ثانية. أيأننا حصلنا على البيانات المدخلة بعد زمن تأخير مقداره (8 × µs 1)، ويمكن ضبط هذا الزمن أكثر أو أقل بتغيير تردد نبضات الساعة، ويمكن زيادته بزيادة عدد مسجلات الازاحة. الشكل (19-8 )الرمز المنطقيسجل الازاحة كجهاز تأخير زمني مع المخطط الزمني

أساسياتالنظم الرقمية 293 2-5-2 تحويل البيانات من الشكل التسلسلي إلى الشكل على التوازي Serial-to-Parallel Data Converter نقل البيانات على خط بيانات تسلسلي من نظام رقمي إلى آخر يستخدم عادة لتخفيض عدد الأسلاك في خط النقل، ويستخدم النقل التسلسلي عادة لتمرير البيانات من الأجهزة الطرفية إلى الحاسب، في العادة ترسل البيانات لمسافات طويلة على خط واحد لنقل البيانات مثل خط الهاتف، هذه البيانات عندما تصل إلى المستقبل لابد من تحويلها إلى الصورة المتوازية قبل إدخالها إلى المعالج أو الحاسب، على سبيل المثال الناقل التسلسلي العام للبيانات USB (universal serial bus) يستخدم لوصل لوحة المفاتيح، الطابعة، الماسحات وغيرها من الطرفيات للحاسب، وكل الحواسيب تعالج البيانات بشكل على التوازي، لذلك تتطلب تحويل من تسلسلي إلى متوازي serial-to-parallel conversion. الشكل20-8) يبين الدائرة المبسطة التي ستقوم بهذا التحويل، حيث تحتوي على من مسجلات الازاحة، لاحظ أن البيانات ترسل على خط النقل بصورة بيانات تسلسلية كالمبينة في الشكل (21-8)، في هذا الشكل نلاحظ أنها تتألف من احدى عشرة خانة ثنائية (بت)، الخانة الأولى خانة البداية start bit) تكون دائماً صفر0، ونبدأ دائماً بالانتقال من الحالة المرتفعة إلى الحالة لمنخفضة LOW transition-to-HIGH، الخانات الثمانية التالية من7D ح 0D تكون خانات البيانات (واحدة منها يمكن أن تكون خانة التحقق من الازدواجية parity bit، وآخر خانة أو اثنين (خانات التوقفstop bits تكون دائماً واحد عندما لا توجد بيانات أي لا يوجد تراسل حالة خط البيانات دائما مرتفعة HIGH. عند نزول الإشارة من الحالة المرتفعة إلى الحالة المنخفضة HIGH-to-LOW transition، خانة البدء توضع قلاب التحكم Control flip-flop جي كا J-K ويصبح خرجه يساوي واحد 1، ونتيجة لذلك يفعل مولد النبضات الذي يبدأ باعطاء نبضات تزامن بتردد يساو ي تماما تردد البيانات المرسلة على خط البيانات، هذه النبضات تستخدم كنبضات تزامن لكل من مسجل الإزاحة الأول)مسجل الدخلdata-input register ) الذي يستقبل البيانات التعاقبية، وأيضا للعدّاد 3 بت الذى يعد ثمان 8 عدّات. مع كل نبضة من نبضات التزامن تزاح البيانات بشكل متسلسل خلال مراحل مسجل الدخل بمقدار خانة واحدة 1، ويزداد العدّاد بمقدار واحد 1،وبعد ثمان 8 نبضات تزامن يصبح خرج العدّاد TCيساوي ثمانية 8 حيث تصبح آخر مرحلة فيه تساوي واحد 1،عند ذلك ومع أول نبضة تزامن قادمة فإن البوابة آند AND، تعطى واحد 1 فى خرجها . TC . CLK هذا الواحد 1 ينشط مسجل الإزاحة الثاني )مسجل بيانات الخرج data-output register) مع الدخل CLK الخاص به فيقوم بتحميل الإشارة من ثمان خانات الموجودة على خرج المسجل الأول)مسجل بيانات الدخل data-input register )ويسجلها على خرجه هو فتصبح هي الصورة المتوازية من البيانات والتي يمكن التعامل معها من خلال أي معالج أو حاسب، عند صعود خرج بوابة الآند AND، من صفر 0 إ واحد 1 ينشط مولد النبضة one shot الذي يعطي نبضة واحدة قصيرة تصفر العدّاد و قلاب التحكم جي كا J-K استعدّادا لبدأ التعامل مع مجموعة جديدة من البيانات.

أساسياتالنظم الرقمية 294 بهذه العملية تتم تحويل البيانات من الشكل التسلسلي للشكل المتوازي، و عندما نقوم بعكس العملية نحصل على تحويل من الشكل المتوازي إلى الشكل التسلسلي. لا يخلو أى حاسب من شريحة الإرسال والاستقبال التتابعي العامة غير المتزامنة، والتي يطلق عليها UART وذلك اختصار لعبارة Universal Asynchronous Receiver Transmitter أو شريحة الاستقبال والإرسال الغير تزامني . تحتوى هذه الشريحة على دائرة تحويل من تسلسلي إلى توازي كالتي شرحناها سابقاً كما تحتوى أيضا على دائرة أخرى تقوم بالعملية العكسية وهي التحويل من تواز ي إلى تسلسلي تمهيداً للإرسال، لذلك فإن هذه الشريحة توجد دائماً فى بطاقة الموديم لأداء مهمة التحويل فى الاتجاهين. الشكل (20-8 )مسجل الازاحة كجهاز تأخير زم الشكل (21-8 )بنية وشكل البياناتالرقمية

أساسياتالنظم الرقمية 295 الشكل22-8) يظهر المخطط المنطقي لشريحة UART في تطبيق نظام عام يعتمد على المعا a general microprocessor-based system application، تتضمن شريحة UART كلا التحويلين من الشكل التسلسلي إلى المتوازي، ومن المتوازي إلى التسلسلي. الشكل ( 23-8) يوضح المخطط الزم لعملية تحويل البيانات من الشكل التسلسلي إلى الشكل المتوازي the operation of the serial-to-parallel data converter. الشكل22-8 )المخطط المنطقي لشريحةUART في تطبيق نظام عام يعتمد على المعاa general microprocessor- based system application.

أساسياتالنظم الرقمية 296 الشكل23-8) المخطط الزمني لعملية تحويل البيانات من الشكل التسلسلي إلى الشكل المتوازي the operation of the serial-to-parallel data converter تحميل البيانات خارج المسجل

أساسياتالنظم الرقمية 297 الجدول(4-8) يلخص الدوائر المتكاملة التي تم عرضها سابقاً، مع أرقامها ومحتوياتها نوع الدائرة المتكاملة رقمها مسجل الازاحة من نوع ادخال على التسلسل/اخراج على التوازي بثمان خانات 8-bit serial in/parallel out shift register 74HC164 مسجل الازاحة من نوع ادخال على التوازي (التسلسل)/اخراج على التسلسل بثمان خانات 8-bit parallel load shift register 74HC165 مسجلالازاحة العام ثنائي الاتجاه بأربع خانات 4-bit bidirectional universal shift register 74HC194 مسجل الازاحة من نوع ادخال على التوازي/اخراج على التوازي بأربع خانات 4-bit parallel access shift register 74HC195 الجدول (4-8) الدوائر المتكاملة التي تم عرضها في هذا الفصل

أساسياتالنظم الرقمية 298 تدريبات 1- ما هي أهمالفروقات بين الدوائر المنطقية الترابطية والدوائر المنطقية التعاقبية. 2- لماذا تعتبر مسجلات الإزاحة أحد وسائل التخزين؟ 3- ما هي سعة التخزين لمسجل يمكن أن يحتفظ ببايت واحد من البيانات؟ 4- ما هي الوظيفة الأساسية للمسجلات وما هيالعمليات التي يمكن إجراؤها على المسجلات؟ 5- مسجل ازاحة نحو اليسار بأربع خانات، دخله عند نبضة التزامن الرابعة 1011، ما هي قيمة خرج المسجل عند النبضة السابعة، علماً أن المدخل يساوي صفر 1. 6- مسجل ازاحة نحو اليمين بأربع خانات، دخله عند نبضة التزامن الخامسة1001، ما هي قيمة خرج المسجل عند النبضة السابعة، علماً أن المدخل يساوي صفر 0. 7- تم تطبيق السلسلة1011 على مدخلمسجل ازاحة بأربع خانات الذي حالته الابتدائية في وضع التصفير، ما هي حالة المسجل بعد ثلاث نبضات تزامن؟ 8- من أجل دخل البيانات التسلسلي، ونبضة التزامن في الشكل24-8)، حدد حالات كل قلاب من قلابات مسجل الازاحة بأربع خانات مبين من قلابات من نوع دي D، وارسم مو جة الخرج مفترضاً أن الحالة الابتدائية للمسجل هي واحدات 1. الشكل24-8) 9- اعد حل المسألة8 من أجل البيانات في الشكل25-8.) الشكل25-8)

أساسياتالنظم الرقمية 299 10- ما هي حالة المسجل في الشكل26-8) بعد كل نبضة تزامن إذا بدأ مع الحالة 101001111000. الشكل26-8) 11- الحافة الصاعدة لنبضة التزامن طبقت على مسجل من نوع ادخال على التسلسل/اخراج على التسلسل يملك شكل موجة كما في الشكل ( 27-8)، ما هي القيمة الثنائية المخزن في المسجل بثمان خانات إذا كانت خانة البيانات الأولى ال خرجت (أقصى اليسار) هي الخانة الأقل أهمية LSB. الشكل27-8) 12- من أجل مسجل ازاحة ثنائي الاتجاه بثمان خانات في الشكل28-8) حدد حالة المسجل بعد كل نبضة تزامن من أجل شكل موجة التحكم يمين/ يسار المعطاة، بحيث الحالة المرتفعة على هذا الدخل HIGH، تمكن الازاحة نحو اليمين، والحالة المنخفضة LOW تمكن الازاحة نحو اليسار، افترض أن المسجل يَزن الحالة الابتدائية وهي الرقم الثنائي المكافئ للرقم العشري 76، مع الخانة في أقصى اليمين هي الخانة الأقل أهميةLSB، وحالة خط البيانات هي الحالة المنخفضة LOW.

أساسياتالنظم الرقمية 300 الشكل28-8) 13- اعد حل المسألة12 من أجل شكل الموجة في الشكل29-8.) الشكل29-8) 14- في الشكل30-8) أشكال لموجات تحكم مع نبضة تزامن تطبق على مسجل ازاحة خط البيانات له يكون صفر0، وخخطوط المعطيات على التوازي تكون 0 3D1, = 2D0, = 1D1, = 0D ارسم شكل موجة الخرج بالنسبة للدخل الشكل (30-8) 15- صمم مسجلازاحة عام بثلاث خانات 3 bit للإزاحة نحو اليمين ونحو اليسار باستخدام مدخل تحكم. 16- صمم مسجل إزاحة بثلاث خانات 3 bit مزود بثلاث خطوط تحكم قراءة وكتابة واختيار .

أساسياتالنظم الرقمية 301 المصطلحات والعبارات الرئيسة واختصاراتهاKey Terms and Abbreviations المصطلح أو العبارة الترجمة الصفحة المصطلح أو العبارة الترجمة الصفحة الدوائر المنطقية التعاقبية Sequential Logic Circuits 275 ناقل مشترك Common Bus 278 تغذية مرتدة Feedback 275 ناقل بيانات بأربعة خانات 4-Bit Data Bus 278 الدوائر المنطقية التوافقية Combinational Logic Circuit 275 امكانية الازاحة Shift Capability 279 اشارة التزامن Clock Signal 276 مسجل بأربع خانات 4-Bit Register 279 دائرة الذاكرة Memory Circuit 276 ادخال على التسلسل Serial In 279 المسجلات Registers 277 اخراج على التسلسل Serial Out 279 تخزين البيانات Data Storage 277 الازاحة الدورانية لليسار Rotate Left 280 نقل البيانات Data Movement 277 الازاحة الدورانية لليمين Rotate Right 280 مسجلات الازاحة Shift Registers 277 ادخال على التوازي Parallel In 280 مسجلات النقل أو العزل Buffer Registers 277 مسجلات الازاحة ادخال بالتوازي/اخراج بالتسلسل Parallel In/Serial Out Shift Registers 280 نقل البيانات ما ب المسجلات Register-to- Register Transfer 277 اخراج على التوازي Parallel In 280 بيانات تسلسلية Serial Data 277 مسجلات الازاحة ادخال تسلسلي/اخراج تسلسلي Serial In/Serial Out Shift Registers 280 بيانات متوازية Parallel Data 277 مسجلات الازاحة ادخال بالتسلسل/اخراج بالتوازي Serial In/Parallel Out Shift Registers 280 قلاب من نوع دي D D Flip-Flop 277 اخراج بيانات تسلسلياً Serial Data Input 280 سعة التخزين Storage Capacity 278 مسجلات الازاحة ادخال بالتوزاي/اخراج بالتوازي Parallel In/Parallel Out Shift Registers 280 ناقل البيانات Data Bus 278 مسجل ازاحة ادخال بالتسلسل/اخراج بالتوازي باربع خانات 4-Bit Serial In/Parallel Out Shift Register 283

أساسياتالنظم الرقمية 302 مسجل ازاحة ادخال بالتوازي/اخراج بالتسلسل بأربع خانات 4-Bit Parallel In/Serial Out Shift Register 286 تردد نبضات الساعة Clock Frequency 292 مسجل الازاحةادخال بالتوازي/اخراج بالتسلسل مع التحميل بثمان خانات 8-Bit Parallel Load Shift Register 287 تحويل البيانات من الشكل التسلسلي للشكل على التوازي Serial-to-Parallel Data Converter 293 مسجل ازاحةادخال بالتوازي /اخراج بالتوازي بأربع خانات 4-Bit Parallel Access Shift Register 288 الناقل التسلسلي العام للبيانات USB (universal serial bus) 293 مسجل الازاحة ثنائي الاتجاه Bidirectional Shift Registers 289 انتقال من الحالة المرتفعة إ الحالة لمنخفضة HIGH-to-LOW Transition 293 مسجل ازاحة ثنائي الاتجاه بأربع خانات 4-Bit Bidirectional Shift Register 289 خانة التحقق من الازدواجية Parity Bit 293 مسجل الازاحة العام ثنائي الاتجاه بأربع خانات 4-bit Bidirectional Universal Shift Register 290 مسجل بيانات الخرج Data-Output Register 293 مسجل الازاحة العام (متعدد الأغراض) Universal Shift Register 290 خانة البداية Start Bit 293 التحميل على التوازي Parallel Loading 290 شريحة الإرسال والاستقبال التتابعي العامة غير المتزامنة Universal Asynchronous Receiver Transmitter 294 التأخير الزم Time Delay 292 تطبيق نظام عام يعتمد على المعالج A General Microprocessor- Based System Application 295 مسجل بيانات الدخل Data-Output Register 293

أساسياتالنظم الرقمية 303 الفصلالتاسع 9 اد ّ العدات Counters

أساسياتالنظم الرقمية 304 الأهداف العامة للفصل Objectives Chapter عندما تكمل هذا الفصلسوف تكتسب مجموعة من الخبرات والمعارف و ينبغي أن تكون قادراً على: تصميم العدّادات بأنواعها المختلفة و شرح طريقة عملها و استخدامها في الأنظمة الرقمية. فهم مبدأ عمل العدّادات المتزامنة و غير المتزامنة . تصميم العدّادات التصاعدية و التنازلية. فهم وتحليل المخططات الزمنية للعدّادات. استعمال العدّاد في توليد سلسلة من البيانات الثنائية. استعمال العدّاد كمقسم للتردد. التعرف على أهم شرائح الدوائر المتكاملة SCI للعدّ ادات.